Arquitectura de computadores
Bits, lógica digital, RISC-V, procesador, pipeline, memoria caché y rendimiento explicados desde sus fundamentos.
- Lógica digital
- RISC-V
- Procesador y pipeline
- Memoria caché
- 10
- secciones
- 30
- lecciones
- 30
- ejercicios resueltos
Avanza una sección
a la vez.
Empieza por la primera y continúa en orden. Cada sección incluye tres lecciones, ejemplos claros y respuestas desplegables.
Bits, bases y representación de datos
Cómo una máquina representa números, texto e instrucciones mediante bits, y qué límites aparecen al usar una cantidad finita de espacio.
- Binario y hexadecimal
- Enteros con signo
- Codificación y unidades
Lógica combinacional
Puertas, tablas de verdad, álgebra de Boole y bloques que calculan una salida a partir de las entradas actuales.
- Puertas lógicas
- Álgebra de Boole
- Sumadores y multiplexores
Memoria, reloj y circuitos secuenciales
Cómo la realimentación permite recordar un estado y por qué el reloj y los tiempos eléctricos importan para que un circuito sea confiable.
- Latches y flip-flops
- Reloj
- Temporización
Registros, contadores y máquinas de estado
Construcción de memoria organizada, contadores y controladores que responden a eventos mediante estados y transiciones.
- Registros
- Contadores
- Moore y Mealy
RISC-V e interfaz de instrucciones
La frontera entre software y hardware: arquitectura abierta RISC-V, registros, formatos e instrucciones que una CPU puede ejecutar.
- ISA y RISC-V
- Banco de registros
- Formatos de instrucción
Programar en ensamblador RISC-V
Aritmética, memoria, decisiones, ciclos, procedimientos, pila y entrada/salida para comprender cómo se ejecuta un programa.
- Load/store
- Saltos y ciclos
- Pila y procedimientos
Camino de datos y unidad de control
El recorrido de una instrucción por el contador de programa, registros, ALU, memoria y señales de control.
- Ciclo de instrucción
- Camino de datos
- Señales de control
Pipeline y riesgos
Ejecución solapada de instrucciones, dependencias, detenciones, reenvío y saltos que explican el rendimiento real de una CPU.
- Pipeline
- Riesgos de datos
- Riesgos de control
Jerarquía de memoria y caché
Localidad, bloques, aciertos, fallos y políticas de caché para acercar los datos a la velocidad del procesador.
- Localidad
- Organización de caché
- Políticas de escritura
Rendimiento y proyecto con Ripes
Medición de tiempo de CPU, CPI y aceleración; ejecución superescalar y un proyecto final basado en evidencia.
- Ecuación de rendimiento
- Superescalaridad
- Proyecto en Ripes