Conviene haber comprendido Lógica combinacional.
Avanza en orden. Cada lección está redactada para Palta es Cool, utiliza ejemplos propios y termina con una actividad cuya respuesta puedes desplegar.
Ubícate antes de avanzar
Al terminar deberías poder relacionar Latches y flip-flops con Reloj y resolver un caso nuevo.
Reserva entre 35 y 55 minutos para lectura, ejemplos, tres comprobaciones y cierre.
Las secciones 1–4 se pueden estudiar en papel. Desde RISC-V conviene preparar el simulador Ripes.
Abrir la guía de herramientas →Diagnóstico rápido: ¿cómo se relacionan Latches y flip-flops y Reloj? +
No necesitas acertar todavía. Escribe una hipótesis de dos líneas y compárala con tu respuesta al finalizar; si puedes corregirla y justificar el cambio, hubo aprendizaje.
Aprende el tema paso a paso
Verás cómo un circuito deja de responder solo al presente y comienza a recordar, sincronizando sus cambios para evitar resultados impredecibles.
- Un circuito secuencial combina entradas actuales con historia
- Latch y flip-flop no observan el tiempo de la misma forma
- El reloj coordina, pero los datos necesitan tiempo para llegar
Un circuito secuencial combina entradas actuales con historia
La lógica combinacional no recuerda: una misma entrada siempre produce la misma salida. La lógica secuencial realimenta parte de su salida y conserva un estado que cambia según entradas y eventos de sincronización.
El estado resume la historia relevante.
La realimentación permite conservar un bit.
Estado actual + entrada determinan el siguiente estado.
¿Por qué una tabla que solo contiene entradas no basta para describir una máquina secuencial?
Mostrar respuesta +
Porque también se necesita el estado actual; entradas iguales pueden producir resultados diferentes según la historia.
Latch y flip-flop no observan el tiempo de la misma forma
Un latch es sensible a un nivel: mientras está habilitado puede seguir la entrada. Un flip-flop captura en un flanco del reloj y mantiene el valor hasta el siguiente. El tipo D es la base habitual de registros.
SR introduce acciones de establecer y borrar.
D evita una combinación ambigua y almacena un dato.
JK y T son útiles para conmutar y contar.
¿Un latch habilitado y un flip-flop de flanco son intercambiables?
Mostrar respuesta +
No. El latch es transparente durante un intervalo; el flip-flop captura en un instante. Esa diferencia cambia el análisis temporal.
El reloj coordina, pero los datos necesitan tiempo para llegar
El dato debe estar estable un tiempo antes y después del flanco: setup y hold. La salida también tarda en propagarse. Una entrada asíncrona cercana al flanco puede causar metastabilidad y debe sincronizarse.
El período debe cubrir lógica combinacional, propagación y margen.
Violar setup o hold puede producir un valor impredecible temporalmente.
Dos flip-flops en serie reducen el riesgo al sincronizar una señal externa.
¿Subir la frecuencia del reloj siempre acelera correctamente el circuito?
Mostrar respuesta +
No. Si el período queda por debajo del camino crítico, los datos no llegan a tiempo y el circuito puede fallar.
Tu recorrido en tres ideas
- Un circuito secuencial combina entradas actuales con historia
- Latch y flip-flop no observan el tiempo de la misma forma
- El reloj coordina, pero los datos necesitan tiempo para llegar
Comprueba que puedes usarlo
Antes de continuar, revisa estos tropiezos frecuentes y resuelve un caso sin copiar los ejemplos.
Tratar latch y flip-flop como si capturaran en el mismo intervalo.
Conectar una entrada asíncrona al control síncrono sin considerar metastabilidad.
Ahora hazlo sin guía
Explica cómo capturar de forma segura un pulsador externo y dibuja una línea temporal con reloj, entrada, setup, hold y salida.
Mostrar pauta de corrección +
- Distingue nivel y flanco.
- Incluye sincronización y rebote.
- Relaciona período de reloj, propagación y camino crítico.
