Conviene haber comprendido Registros, contadores y máquinas de estado.
Avanza en orden. Cada lección está redactada para Palta es Cool, utiliza ejemplos propios y termina con una actividad cuya respuesta puedes desplegar.
Ubícate antes de avanzar
Al terminar deberías poder relacionar ISA y RISC-V con Banco de registros y resolver un caso nuevo.
Reserva entre 35 y 55 minutos para lectura, ejemplos, tres comprobaciones y cierre.
Las secciones 1–4 se pueden estudiar en papel. Desde RISC-V conviene preparar el simulador Ripes.
Abrir la guía de herramientas →Diagnóstico rápido: ¿cómo se relacionan ISA y RISC-V y Banco de registros? +
No necesitas acertar todavía. Escribe una hipótesis de dos líneas y compárala con tu respuesta al finalizar; si puedes corregirla y justificar el cambio, hubo aprendizaje.
Aprende el tema paso a paso
Cruzarás la frontera entre software y hardware: entenderás qué promete una ISA y cómo RISC-V codifica operaciones simples y combinables.
- La ISA define qué observa el programa, no cómo se construye la CPU
- Los registros son el espacio de trabajo más cercano a la ALU
- Los formatos reparten los bits entre operación y operandos
La ISA define qué observa el programa, no cómo se construye la CPU
Una arquitectura de conjunto de instrucciones especifica operaciones, registros, formatos y comportamiento visible. Dos procesadores pueden ejecutar el mismo programa RISC-V aunque internamente tengan caminos de datos y rendimiento diferentes.
RISC-V es una ISA abierta y modular.
RV32I define una base de enteros de 32 bits.
Extensiones como M añaden multiplicación y división.
¿Una ISA obliga a que cada instrucción tarde un ciclo?
Mostrar respuesta +
No. Define el resultado visible, pero una implementación puede usar varios ciclos, pipeline o ejecución paralela.
Los registros son el espacio de trabajo más cercano a la ALU
RV32I ofrece 32 registros enteros de 32 bits. x0 siempre se lee como cero; otros tienen nombres convencionales según su uso. El contador de programa mantiene la dirección de la siguiente instrucción.
Los registros evitan acceder a memoria para cada operación.
x1 suele guardar la dirección de retorno; x2, el puntero de pila.
Las convenciones permiten que funciones separadas cooperen.
¿Qué ocurre si una instrucción intenta escribir en x0?
Mostrar respuesta +
La escritura se descarta. x0 conserva el valor cero por definición de la ISA.
Los formatos reparten los bits entre operación y operandos
RISC-V usa formatos R, I, S, B, U y J. Campos como opcode, rd, funct3, rs1 y rs2 indican qué hacer y con qué datos. Los inmediatos se reparten de manera distinta para conservar posiciones útiles del hardware.
Tipo R combina registros; tipo I incluye un inmediato.
S almacena en memoria; B expresa un salto condicional.
Una pseudoinstrucción es una comodidad del ensamblador, no una nueva operación física.
¿Por qué un inmediato no puede representar cualquier entero de 32 bits en una sola addi?
Mostrar respuesta +
Porque el formato reserva solo 12 bits para ese inmediato. Valores mayores requieren otra combinación, por ejemplo lui y addi.
Tu recorrido en tres ideas
- La ISA define qué observa el programa, no cómo se construye la CPU
- Los registros son el espacio de trabajo más cercano a la ALU
- Los formatos reparten los bits entre operación y operandos
Comprueba que puedes usarlo
Antes de continuar, revisa estos tropiezos frecuentes y resuelve un caso sin copiar los ejemplos.
Confundir una pseudoinstrucción con una operación nueva de hardware.
Suponer que el nombre convencional de un registro altera su identidad física.
Ahora hazlo sin guía
Clasifica cinco instrucciones RISC-V por formato, identifica sus campos y traduce dos pseudoinstrucciones a instrucciones base.
Mostrar pauta de corrección +
- Relaciona formato con tipo de operandos.
- Distingue opcode, registros e inmediato.
- Explica los límites del inmediato y el papel del ensamblador.
